Debe estar conectado para participar
Buscar en los foros:


 






Uso de Comodín:
*    coincide cualquier número de caracteres
%    coincide exactamente un caracter

Barcelona Penryn PREVIEW

No hay Etiquetas
Entrada
Extreme Level

ocZ

entradas: 1657

15:42 03/10/2007

1

Bueno gente, recién acabo de subir una preview de estos dos bichos.. se las dejo y vean que onda

En fin, por lo que resta del año veremos a estos dos nuevos elementos pelear constantemente en cada ubicación del mercado. En la guerra de precios AMD parece predestinado a perder debido a su núcleo de mayor tamaño con el proceso de 65 nanómetros; aún así, todo depende de cuanto estén dispuestos a sacrificar sus ganancias, y los Phenom X2 y X3 (que en realidad son procesadores con núcleos fallidos desactivados) probablemente se vendan a un costo accesible dado que de otro modo tendrían que haber sido desechados.

Al término de este recorrido tecnológico, esperamos que hayan llegado a conocer mejor las arquitecturas de última generación y puedan presenciar el choque de fin de año con mayores conocimientos.

http://royalhard.com.ar/prueba2/review/amdintel/1.htm

saludos, que anden bien.. todas las criticas son aceptadas

Extreme Level

David_Guetta

entradas: 2338

15:58 03/10/2007

2

muyy.. bueno..Se agradece !. Suerte

Core 2 Quad Q6600 @ 3.2Ghz (1.35Vcore ) — ASUS P5Q-E — 2Gb SuperTalent @ 1000Mhz — Ati Radeon Sapphire HD4870 1Gb — S.Blaster AudiGy SE @ X-FI — Coolermaster 700W — Samsung DVD-RW D.L — Samsung 750Gb 32Mb — Home 5.1 Sony Muteki.

High End Level

drnetwork

entradas: 654

17:19 03/10/2007

3

los Phenom X2 y X3 (que en realidad son procesadores con núcleos fallidos desactivados

no me quedo muy claro que digamos… ???

Gracias, un abrazo
——- ———– —————-
Phenom II x4 940BE | Gigabyte MA790X-UD4 | Sapphire 5770 1GB GDDR5| 4 GB CORSAIR DDR2 XMS2 800MHZ- | Windows 7 | Powercooler PS-550W MODULAR | Scythe mugen infinity 5 heatpipes | HD Gigabyte 1.5 TB | Site: www.primiciasnew.com My Facebook

Extreme Level

ocZ

entradas: 1657

17:23 03/10/2007

4
Cita Iniciado por drnetwork
Ver Mensaje
los Phenom X2 y X3 (que en realidad son procesadores con núcleos fallidos desactivados

no me quedo muy claro que digamos… ???

claro, los quad core fallados, no los van a tirar para no perder guita, lo que hacen es desactivarle lo que anda fallando, y re etiquetarlos con otro nombre

Midle End Level

lothon

entradas: 135

17:47 03/10/2007

5

Ya lei todo el articulo y me pareció muy ilustrativo…

Se agradece el aporte….
Saludos.

Hardcore Extreme Level

Massimen

Rosario

entradas: 3160

19:26 03/10/2007

6

leyendo, gracias

Hardcore Extreme Level

chavo fucks

Quilmes

entradas: 3697

19:47 03/10/2007

7

Leyendo al ritmo de Calamaro

Buen aporte Sr. Royal

Hardcore Extreme Level

BNDMOD

Argentina

entradas: 10374

20:03 03/10/2007

8

Muy lindo informe…. muy completo y entendible….

…. :: I'm Watching you :: ….
 

 

 



 

BNDMOD @ Cruz Alta (Cba.) Argentina
 

Midle End Level

MagnumStrike

entradas: 466

20:41 03/10/2007

9

Lindo material, es didactico.

No me gusta mucho la idea de castrar procesadores fallados y sacarlos a la venta en lugar de tirarlos (Phenom X2, X3). ¿Como saber si ese nucleo habia fallado por deficiencias en esa region del wafer?. ¿Y si el resto de la pastilla esta resentida en su calidad?. mmm No vaya a ser que overclockeando un Phenom se arruine otro core, o la cache interna y ahi si se venga todo abajo…

CALCULOS COMPLEJOS

>> Parece que AMD apuesta fuerte a las unidades de calculos complejos, como las FP (punto flotante = num reales) y las SSE (procesamiento multiple SIMD).

Phenom pasara de 64 bits a 128 bits para los calculos reales. Como bien dice el articulo, esa mejora se notara con una reprogramacion del software. Y no todos necesitan esos 128 bits… salvo excepciones muy puntuales (criptografia por ej, multimedia, acel. de video).

PREDICCIONES

> Lo que si es interesante es la mejora en el prefetcher (predictor) *de instrucciones*, de 16 a 32 bytes / ciclo para la ALU tambien (ademas del FPU). Eso repercutira positivamente en los calculos con numeros enteros, que se usan mucho mas seguido que los reales. Hay que tener en cuenta que muchas instrucciones de la ALU son independientes entre si, y pueden ejecutarse en paralelo. Los pipelines ya vienen diseñados para ejecutar varias instrucciones por clock, y una buena prediccion aprovechara mejor esa funcionalidad.

> Tambien mejora el prefetcher *de datos* con soporte para instrucciones indirectas.
Aca es donde viene el tema de la carga especulativa de datos, porque como el acceso a la ram es lento, hacerlo durante la ejecucion de la instruccion llevaria a una espera que bloquearia el pipeline. Entonces, si el micro analiza las instrucciones que estan en cola de espera y carga el dato anticipadamente, cuando la instruccion se ejecute tendra todo lo que necesite sin tiempos de espera. Eso mejora notablemente el rendimiento porque es una forma de esquivar las altas latencias de la memoria ram. La prediccion no es perfecta porque las direcciones de memoria pueden elaborarse con la intervencion de registros del procesador (subindices), cuyo valor no se conoce a priori. Entonces el predictor hara ciertos supuestos y le acertara o no segun la calidad de sus algoritmos (hay muchas lecturas secuenciales que son faciles de predecir).

Al ver AMD que sus prefetcher eran buenos (% de acierto alto), hizo que depositaran las predicciones directamente en la cache L1 ganando en velocidad, porque lo normal hubiera sido ponerlo en la L2 y despues pasar a la L1. Si habia acertado, entonces consumio ancho de banda del sistema L2 innecesariamente, con sus latencias y demas. Tambien le dio algo de *paralelismo* al prefetcher para procesar 2 busquedas de memoria simultaneamente.

** El prefetcher de instrucciones y datos funcionara mejor si el compilador colabora organizando las instrucciones para favorecer su efectividad. Y por otro lado, la multitarea perjudicara al prefetcher si este carga los datos anticipadamente y se produce la conmutacion a otro thread, cambiandole totalmente el panorama…

GESTION DE LA MEMORIA

> Se duplica el ancho de banda de la cache de datos (2*64bits a 2*128 bits). Esta mejora es forzosa porque seria ridiculo usar un SSE de 128 bits y despues tener que dividir los resultados en 2 de 64 bits para mandarlos de/hacia la cache. Si para un calculo X alcanzaba un registro de 64 bits, hacerlo en 128 bits y partirlo en 2 envios por el bus seria mas lento que antes…

> El controlador de memoria integrado (IMC) tendra varias mejoras, siguiendo la politica acertada de AMD en acelerar el componente mas lento, es decir, la RAM. Para eso le dara mas velocidad a la controladora, pero lo mas importante es que manejara los accesos a memoria en lotes, y no peticion por peticion, sumando latencias por cada una de ellas. ** Pero eso solo se aplica para las instrucciones de lectura/escritura -secuenciales- a memoria y no para todas las instrucciones del procesador. Entonces habra un buffer interno en el micro que actuara como una "cache de retroescritura" donde todo se hara alli, y al cabo de un tiempo se mandan juntas todas las actualizaciones a la memoria, economizando latencia. Tambien las lecturas se haran en un lote que se depositara en ese buffer, si el predictor ve que la instruccion accede a la memoria secuencialmente. Aclaro que en el conjunto de instrucciones, hay algunas especiales que se han hecho especificamente para cargar/grabar/procesar datos secuencialmente a memoria. Solo esas funcionan de esa manera, las otras leen los datos segun el tamaño del registro que tenga el procesador (32 o 64 en ALU, o 128 bits de SSE). Si bien el articulo no lo dice, seguramente ese buffer podra ser accedido con menores latencias que la cache L2 en virtud de un diseño especial.

** Algo bueno de ese buffer que no debemos dejar de ver, es que al ahorrar latencias de memoria no sera necesario comprar memos caras de baja latencia. Con unas baratas ya se podra tener un excelente rendimiento. Gran punto a tener en cuenta. Buen rendimiento por pocos $.

> Tambien se desdobla el controlador IMC en 2 independientes. El articulo no aclara bien cual seria la ventaja en esa reorganizacion del ancho de banda, pero lo mas probable es que sea para aprovechar mejor el paralelismo de un "dual channel". Seria bueno tener detalles precisos sobre su funcionamiento, ya que no solo hablamos de las dos vias, sino tambien a las politicas del procesador con respecto al manejo de las direcciones de memoria que pudieran concentrarse en 1 controladora (congestion)… ¿AMD preferira manejar ambas memos en forma asincronica y no como un bloque de 128 bits unificado?. Me parece que AMD se dio cuenta que una de las razones del pobre rendimiento de la memoria ram esta en el acceso de datos pequeños y dispersos. En ese caso leer 128 bits de una no mejora el rendimiento, si lo que se deseaba era tomar 64 bits o menos… En cambio, si 2 controladoras leen esos 64 bits por cada lado, entonces si habra una mejora con esos datos pequeños y dispersos.

Leer 128 bits cuando solo se necesitaban 64 o 32, lo unico que logra es saturar los buses y llenar las caches con datos excedentes que no se usaran en el futuro. O sea, reduce la capacidad aprovechable de la cache. Esto en el caso de datos puntuales. Si la lectura es secuencial, entonces si sera util tomar un bloque mas grande.

> No se abandonara la compatibilidad con DDR2, a pesar de manejar el DDR3 para que los usuarios no se vean obligados a migrar toda su memoria al nuevo estandar. Eso me parece un acierto total, pues esa flexibilidad hara que la compu aguante un tiempo mas largo evitando perder dinero en cambios muy seguidos. La memoria DDR3 tiene latencias pobres, pero rinde mucho mas en los accesos secuenciales (no dejemos de ver ese detalle). Entonces, AMD tomara lo mejor de ambas opciones dejando la eleccion al usuario.

> Habra una cache unificada L3 que sera el "ultimo resorte" antes de renegar con la ram. Es claro que AMD se dio cuenta que hay muchas situaciones en que los cores trabajan con threads diferentes *de una misma tarea*, y por ende trabajan con direcciones de memoria muy proximas entre si (incluso usando areas compartidas). De alli que sea mejor una cache unificada y no dividida, donde podria haber mucha redundancia de datos. La cache L2 sera para cada core, y la L3 para todos. Si bien varios niveles de cache aumentara la cantidad de redundancia entre ellas, es cierto que la cache L2 se destinara mas a contener resultados parciales como ocurre con la instruccion PUSH que descarga un registro en la pila para dejarlo disponible. El articulo dice que este area de memoria compartida sera util para que los cores interactuen entre si. Sin embargo, eso sera posible con una programacion especializada en ese aprovechamiento, y con un sistema operativo que maneje mejor la multitarea…

De todos modos, la buena idea se ve opacada por una mala latencia de esa cache ("mala" por estar dentro del micro). Eso ocurre en los sistemas con socket F normal. Tal vez AMD priorice el mantener bajo los precios de sus procesadores, una politica muy distintiva que le ha funcionado bien.

EFICIENCIA TERMICA

Utilizara un enfoque nuevo basado en la identificacion de areas ociosas del procesador, para luego desacelerarlas o desconectarlas totalmente ahorrando energia. Y lo que es importante tambien para los oceros, "ahorrando temperatura".
Tambien manejara voltajes distintos para distintos circuitos, permitiendo un overclock automatico de ciertas zonas segun los mecanismos internos del procesador.

Vale aclarar que esta tecnologia solo podra aprovecharse en los nuevos sockets AM2+ y F+.

** NOVEDADES CON PENRYN **

- 45 nanometros reduce los costos de produccion, micro menos calenton, …
- Siguen los clocks altos (oceros felices)
- 6 megas de cache L2 por cada par de nucleos. 12 megas para el quad.
- Nuevo conjunto de instrucciones SSE4 mucho mas eficientes (el soft debera aprovecharlo).
- Tecnologia "Radix 16": uso de SSE combinados para acelerar divisiones y shuffle.
- Administracion de energia inteligente (como en AMD), pero con una variante: overclock al 1er nucleo mejorando la velocidad en programas uni-hilo (en general los viejos que no estan optimizados para multiprocesamiento).
- FSB altos: de 1333 a 1600 mhz.

Segun el articulo, no hay mejoras muy significativas con el Penryn como se observa en el AMD Barcelona o Phenom, que implica cambios arquitectonicos en busca de un mejor desempeño.

Lo que veo claramente con las mejoras de AMD, es que un codigo eficiente mejorara mucho mas su rendimiento que uno equivalente en la arquitectura de Intel. Pero eso ya depende del software, que esta muy atrasado como para sacar provecho del hardware novedoso. Quizas las distribuciones de Linux compiladas especificamente para AMD tendran una mejora significativa en su desempeño. Por ahora eso esta verde, ya que ni siquiera hay una version de 64 bits que sea bien estable…

Saludos.

Extreme Level

ocZ

entradas: 1657

22:29 03/10/2007

10

me alegro que les haya gustado

Midle End Level

kyory2007

entradas: 276

00:15 04/10/2007

11

Asi q el penryn es como un core quad a mayor frecuencia mas de 3ghz como va a ser fabricado a 45 nanometros el espacio sobrante el agregan mas cache va a venir con el bus alto tipo 400mhz y quiza vengan con el multiplicador como los actuales core2duo o quad de no mas 10x seria como un core quad overclockeado a mas de 3ghz pero con menos consumo energetico si viene tipo a 3.2ghz con 400 de bus multiplicador de 8x mas o menos creo q tendria un 25 mas de rendimiento q un core quad overclockeado a esa frecuencia por su cache e instrucciones
y el phenom con 65nanometros q onda mas alla de tados sus avances el barcelona saca mas o menos un 10 a 20 % a la misma velocidad de reloj q la linea de intel pero es bien sabido q no puede manejar buses altos como los azules osea dicen q las primeras versiones van a salir a 2ghz tipo bus de 200mhz multiplicador de 10x la tecnologia k10 si bien van a funcionar mejor q un core2duo ejemplo se encuentran con la pared del bus q vienen arrastrando desde la linea k7 de bus de 200mhz mas alla de 3 ghz q puedan alcanzar equivaldria en teoria a un penryn a 3.2ghz no podrian superarlo a mayores frecuencias creo q lo mejor q podria hacer amd en este caso seria seria dejar el multiplicador libre como el caso del x2 5000 black edition q llega a 3,52ghz bus 220mhz 16x de multiplicador cosa q no creo q haga por q todo la linea phenom es similar y practicamente los micros mas baratos serie k10 igualarian a sus phenom de mas velocidad con overclock .
resumiendo intel esta re comodo y los penryn se van a vender a full aunq solo sea una reduccion de nanometros hay poca inversion en avances estan explotando mas lo bueno del core 2 duo.
amd aunq saque a los phenom si no van a mas de 3ghz no van a poder con los penryn
espero q amd o deje libre el multiplicador o q vengan con el multiplicador alto tipo 15x con bus de 200 los 3ghz.

Midle End Level

MagnumStrike

entradas: 466

00:37 04/10/2007

12

No se que tan a full se van a vender los Penryn si van a costar una guasada de plata y te va a pedir un mobo nuevo que maneje los mhz de bus que pide. La eleccion pasa por una cuestion economica, y hasta ahora los C2D son elegibles por el gran overclockeo que admiten. Si no fuera por eso, el AMD lo aplasta de punta a punta en la relacion precio/desempeño. Lo que veo muy mal es poner en circulacion micros con fallas reciclados. Ahi no me gusto la cosa.

Saludos.

Midle End Level

kyory2007

entradas: 276

00:46 04/10/2007

13

y bue a amd no puede desaprobechar esos micros tuvo problemas en su fabricacion creo q esta es un momento decicivo para amd o supera o igual a los penryn o esta al horno por q sus micros phenom x4 no pueden valer mas q un quad core de intel actual ya q parece q vienen a poca frecuencia el tema es q para llegar a la serie k10 estuvo mucho tiempo para lograrlo y vender a poco dinero implica q no logre superar sus deudas actuales espero q le vaya bien con los phenom yo lo estoy esperando.

Extreme Level

The Big Praf

entradas: 2873

16:36 05/10/2007

14
Cita Iniciado por MagnumStrike
Ver Mensaje
No se que tan a full se van a vender los Penryn si van a costar una guasada de plata y te va a pedir un mobo nuevo que maneje los mhz de bus que pide. La eleccion pasa por una cuestion economica, y hasta ahora los C2D son elegibles por el gran overclockeo que admiten. Si no fuera por eso, el AMD lo aplasta de punta a punta en la relacion precio/desempeño. Lo que veo muy mal es poner en circulacion micros con fallas reciclados. Ahi no me gusto la cosa.

Saludos.

Yo no veo tan mal que se vendan estos micros "reciclados". O sea, ya lo hicieron con las placas de video (Serie 6 de nVidia) y muchos se quedaron mas que contentos con las placas recortadas.
Yo lo veo bastante positivo porque:
1-Ningún usuario va a notar que tiene un core desactivado (me refiero a que no influye en la performance del equipo el tener 4cores con 1 desactivado o tener solo 3)
2-al poder aprovechar los micros (o cores) fallados, los precios van a ser mas bajos

por lo menos, asi lo veo yo

Lycosa user

ASUS 1000HE – ATOM N280 – 2GB RAM – 10" – 9.5hs bateria

Midle End Level

MagnumStrike

entradas: 466

16:55 05/10/2007

15

La preocupacion pasa por el resto del procesador. Si la falla esta aislada en el core desactivado, entonces todo bien. Pero si por ejemplo la pastilla de silicio esta sentida en algun otro punto, podria reducir la calidad del procesador. Y ya sabemos lo que pasa, al tacho y a llorar al RMA…

Tambien es cierto que no les van a dar micros fallados recortados a los europeos, que pagan con euros. Mas bien los traeran a estas latitudes donde el 3er mundo se queda chocho con cualquier hueso que le tiren. Alli es donde se hace fuerte mi desconfianza. El overclock podria terminar de acabar con el procesador, otro punto con el cual tener cuidado. Mas bien aguantar con lo de ahora y despues que salgan esas lineas, esperar prudentemente a ver cuales son las experiencias que vayan surgiendo.

Saludos.

High End Level

JBCH

entradas: 603

19:14 05/10/2007

16

muy buena la informacion, te pasaste ocz.
si la pastilla esta resentida en algun punto critico o general del sistema, no podria pasar la revision de calidad y no se venderia

Midle End Level

MagnumStrike

entradas: 466

11:44 06/10/2007

17

No es cierto que no pasaria la prueba de calidad, porque muchas fallas aparecen despues de un *uso continuo*, y eso no lo verifica ninguna prueba de calidad. Todas son puntuales, y en un breve periodo de tiempo.

Midle End Level

Piotrsama

entradas: 370

20:32 06/10/2007

18
Cita Iniciado por MagnumStrike
Ver Mensaje
No me gusta mucho la idea de castrar procesadores fallados y sacarlos a la venta en lugar de tirarlos (Phenom X2, X3). ¿Como saber si ese nucleo habia fallado por deficiencias en esa region del wafer?. ¿Y si el resto de la pastilla esta resentida en su calidad?. mmm No vaya a ser que overclockeando un Phenom se arruine otro core, o la cache interna y ahi si se venga todo abajo…

¿Procesadores castrados? Intel lo viene haciendo desde siempre con sus Celeron. O las variantes recortadas de los Core 2.
Y Amd también, no es ninguna novedad.

Por lo de que fallen a posteriori…. no te hagás drama, la empresa va a hacer los tests necesarios antes de venderlo. Si saben que falla… lo tiran.

Otra cosa, los Phenom X2 (y los futuros X2 comunes), es muy probable que sea otro core, no un barcelona con 2 cores fallados. Sino que sería una variante del K10, hecho desde cero con solo 2 cores ("die" más chico, económicamente mejor si se va a vender en masa).

Ex PC: Athlon64 3000 – MSI 7600 GT – Gigabyte GA-K8N-SLI – 1GB DDR 400

Midle End Level

Fede666

entradas: 484

21:21 06/10/2007

19

Los Phenom X2 son 2 núcleos, NO 4 con 2 fallados. Y en cuanto a los X3, en realidad es bastante simple: los núcleos se verifican por separado, ej. si cuando son verificados, 3 núcleos son aptos para llegar a 2.5 GHz pero uno de ellos solo llega a 2 GHz, AMD tiene la posibilidad de deshabilitar el núcleo más debil y sacar al mercado un X3 de 2.5 GHz. Si un núcleo falla pero los otros 3 salen buenos, ¿Cuál es el problema? Sale otro X3 y listo. Los micros salen al mercado cuando están en condiciones, si no, no salen así de simple.

Midle End Level

MagnumStrike

entradas: 466

00:01 07/10/2007

20

Yo creo que Intel no vende micros con fallas recortados. En absoluto. Hay demasiado en juego. Los C2D recortados se hacen sobre micros perfectos, no fallados, y por una cuestion de venderlos mas facilmente (no por evitar tirarlos). El Celeron tiene menos cache L1, que justamente consume muchos transistores dentro del procesador. Ademas le faltan muchas otras funciones. Directamente es otro procesador, con otros pipelines, nada que ver.

Por lo menos para mi es un error, y perjudicara mas a los oceros porque el micro puede aguantar 2.5 Ghz diez segundos, ponele un minuto, y pasar la prueba, pero dias y dias funcionando a ese regimen cuando la calidad del silicio es inferior en algun punto no creo que aguante. Y mas considerando que no mandan precisamente lo mejor a los paises del tercer mundo. Lo mejor va para Europa, EEUU, etc. y aca lo peor. Como posible comprador tengo todo el derecho del mundo de desconfiar.

Extreme Level

Pachu

entradas: 2161

00:36 07/10/2007

21

No los compres y listo…

High End Level

NeCuDo

entradas: 861

12:35 08/10/2007

22
Cita Iniciado por MagnumStrike
Ver Mensaje
Por lo menos para mi es un error, y perjudicara mas a los oceros porque el micro puede aguantar 2.5 Ghz diez segundos, ponele un minuto, y pasar la prueba, pero dias y dias funcionando a ese regimen cuando la calidad del silicio es inferior en algun punto no creo que aguante. Y mas considerando que no mandan precisamente lo mejor a los paises del tercer mundo. Lo mejor va para Europa, EEUU, etc. y aca lo peor. Como posible comprador tengo todo el derecho del mundo de desconfiar.

Entiendo tu punto de vista y lo comparto. Lo mejor, creo yo, es cuando salgan esperar un tiempo para ver como les fue a los demas..